量子回路計算量と制御NOTゲート数の関係について

大久保 誠也[†], 青木 輝人[†], 柿下 容弓[†], 西野 哲朗 ^{††} [†] 電気通信大学大学院情報通信工学専攻 ^{††}電気通信大学情報通信工学科

概要

本論では、量子回路計算量と制御 NOT ゲート (C-NOT ゲート)数の関係について議論する.まずは じめに、量子回路のサイズは、含まれる C-NOT ゲート数を最小化した回路の C-NOT ゲート数と同 じオーダーとなることを示す.次に、C-NOT ゲートのみから構成される量子ビット数 n の量子回路 のサイズは、 $O(n^2)$ であることを示す.さらに、C-NOT ゲートと NOT ゲートのみから構成される量 子ビット数 n の量子回路のサイズも、 $O(n^2)$ であることを示す.また、その出力可能なパターン数は C-NOT ゲートのみで構成された回路が出力できるパターン数の高々 2^n 倍であることを示す.

1 はじめに

1985年に D. Deutsch が,量子力学に基づく新たな計算モデルとして量子 Turing 機械を提案し, 量子計算機のモデル化を行って以来,量子計算に 関する研究が活発に行われてきた。例えば,1994 年に P. W. Shor は,整数の因数分解を多項式時 間内に高い成功確率で行う量子アルゴリズムを 示した [3]. さらに,1996年には L.K.Grover が, 効率的量子探索アルゴリズムを提案した [1]. こ のように,量子計算は本質的に古典計算よりも 強力である可能性がある.

また,一方,幾何学的手法を用いた量子論理 回路のサイズの下界に関する研究や,補助量子 ビットが回路計算量に及ぼす影響を明らかにす る研究が行われている [2,5]. これらの研究によ り,通常の計算量理論に,何らかの貢献ができ るのではないかと期待されている.

量子計算機の物理的実装の実現には、多くの 困難が存在する。例えば、量子もつれ合いを保 つことができる時間が短いことや、複雑な量子 操作を行なうことは難しい等である。これらの 問題の解決のためにも、量子回路サイズは重要 である。

本研究では,量子回路サイズを評価するよい 方法を検討する.特に,C-NOTゲートに着目し, 量子回路計算量とC-NOTゲート数の関係につい



図 1: 量子回路

て, 幾つかの定理を示す.

2 諸定義

量子計算は、ベクトル空間 C²⊗…⊗C² 上の

ユニタリ変換 U を実行する量子回路として定義 される. n量子ビットの量子回路は,入力 $|x_1, \dots, x_n\rangle$ に対し, $2^n \times 2^n$ ユニタリ変換 U を適用し, $U |x_1, \dots, x_n\rangle$ を出力する. また, このような量子回路を図1の ようなダイアグラムで表す. ダイアグラムにお いて,平行した n 本のワイヤーはベクトル空間 $\mathbb{C}^2 \otimes \cdots \otimes \mathbb{C}^2$ を表し, 1 本のワイヤーが 1 量子

ビットに相当する.

任意の量子回路は基本量子ゲートを組み合わ せることで構成することができる [4]. また,量 子回路のサイズとは,基本量子ゲートの数のこ とである.本研究では,C-NOTゲートと1量子



図 2:1 量子ビットゲート

$$|x\rangle$$
 — (\overline{x})

図 3: NOT ゲート

ビットゲートを基本量子ゲートとして用いる.こ こで,C-NOTゲートと1量子ビットゲートとは, 次のようなゲートである.

定義1(1量子ビット ゲート) Uをベクトル空間 ℂ²上の任意のユニタリ作用素であるとする.入 カ |x⟩ に対して, U |x⟩ を出力する量子ゲートを, 1量子ビットゲートという.また,図2のような ダイアグラムで表記する.

特に1量子ビットの NOT を計算する1量子 ビットゲートを NOT ゲート とよび,図3のよう に表記する.

定義2(C-NOT ゲート)入力 $|x_1\rangle, |x_2\rangle \in \{|0\rangle, |1\rangle\}$ に対して、 $|x_1\rangle|x_1 \oplus x_2\rangle$ を出力するゲートを制御 NOT ゲート(C-NOT ゲート)という.また、 x_1 を出力している方のビットを制御ビット、 $x_1 \oplus x_2$ を出力している方のビットを目標ビットという. 図4のようなダイアグラムで表記する.

3 量子回路のサイズとC-NOTゲー ト数の関係

本節では、量子回路のサイズと C-NOT ゲート 数の関係について考察する。

あるユニタリ作用素 U を実現するにあたり、回路サイズが最小になる回路のゲート数を $m_G(U)$ と、また、C-NOT ゲート数が最小となる回路の C-NOT ゲート数を $m_C(U)$ と表記する.

定理1 $m_C(U) = \Omega(n)$ のとき,次の関係が成立



する.

$$m_{\mathcal{G}}(U) = \Theta(m_{\mathcal{C}}(U))$$

証明

1. $m_G(U) = \Omega(m_C(U))$ の証明 回路サイズが最小となる回路の C-NOT ゲー ト数を c', 1 qubit ゲートの数を s' とすると,

$$m_G(U) = c' + s'$$

が成立する. あきらかに $m_{\mathcal{C}}(U) \leq c', s' \geq 0$ なので,

 $m_{\mathcal{C}}(U) \leq m_{\mathcal{G}}(U)$

が成り立つ。したがって、

$$m_{\mathcal{G}}(U) = \Omega(m_{\mathcal{C}}(U)) \tag{1}$$

となる.

2.
$$m_{\mathcal{G}}(U) = O(m_{\mathcal{C}}(U))$$
の証明
C-NOT ゲート数が最小になる回路の回路サ
イズ g を

 $g = m_{\mathcal{C}}(U) + s$

とする. ここで, sは1量子ビットゲートの 個数である. 同じワイヤー上で隣接する1 量子ビットゲートは, ひとつの1量子ビッ トゲートにまとめることができる. したがっ て,量子回路に含まれる1量子ビットゲー トは, C-NOT ゲートのすぐ右隣に2つと, n本ある各ワイヤーの最も左に1つずつあ れば十分である. よって,

 $g \leq 3m_{\mathcal{C}}(U) + n$

が成立する。あきらかに、m_G(U) ≤gなので

 $m_G(U) \leq 3m_C(U) + n$

が成り立つ.よって、
$$m_{\mathcal{C}}(U) = \Omega(n)$$
のとき、

$$m_{\mathcal{G}}(U) = O(m_{\mathcal{C}}(U)) \tag{2}$$

となる.

式 (1),(2) より $m_{\mathcal{C}}(U) = \Theta(m_{\mathcal{G}}(U)))$ を得る. ロ

4 ゲートの種類を制限した場合

本節では、使用するゲートの種類を制限した場合における回路サイズについて、考察を行なう.

定理2 C-NOT ゲートのみから構成される量子 ビット数nの量子回路のサイズは、高々 $O(n^2)$ である。

証明 C-NOT ゲートのみを利用した回路におい ては、第1番目から第n番目までの、各々のワ イヤーから出力される値は、入力 xi の排他的論 理和となる。各ワイヤーからの出力が xi の排他 的論理和の形で与えられたとき、C-NOT ゲート のみを使用した回路を構成するアルゴリズムを 示すことで、定理の証明を行なう。

第*i*番目のワイヤーからの出力を $|z_{i,1}x_1 \oplus z_{i,2}x_2 \oplus \cdots \oplus z_{i,n}x_n\rangle$, $z_{i,j} \in \{0,1\}$ としたと き、すべてのワイヤーからの出力をまとめて、

Z =	$(z_{1,1})$	z _{1,2}	•••	$z_{1,n}$
	Z2,1	Z2,2		Z2,n
				:
	$\langle z_{n,1} \rangle$	Zn,2	•••	$z_{n,n}$

のように表現する. 行列 Z のランクが n で無い 場合, その回路は C-NOT ゲートのみで構成する ことはできない.

回路構成アルゴリズム

入力:Z

出力: *C – NOT* ゲートのみを使用した回路 アルゴリズム:

ゲートが1つもない(つまりワイヤーのみの)量子回路を書く。

2.2aから 2b を i=1から n まで繰り返す.

- (a) もし, z_{i,i} = 0 ならば, z_{j,i} = 1 である列 j を 1 つ探し出し, z_{i,k} := z_{i,k} ⊕ z_{j,k},k ∈ {1,…,n} とする. すなわち, 第 i 行目と第 j 行目の, それ ぞれの要素の排他的論理和を, 新たな第 i 行目の要素とする.
 第 j 番目のワイヤーを制御ビット, 第 i 番 目のワイヤーを目標ビットとした C-NOT ゲートを, 量子回路の一番左側に置く.
- (b) j=1からn(ただし j=iは除く)に対して、以下を繰り返す。
- i. z_{j,i} = 1 ならば,
 z_{j,k} := z_{i,k} ⊕ z_{j,k}, k ∈ {1,...,n}
 とする.
 すなわち,第 i 行目と第 j 行目の,そ
 れぞれの要素の排他的論理和を,新た
 な第 j 行目の要素とする.
 第 i 番目のワイヤーを制御ビット,第
 j 番目のワイヤーを目標ビットとした
 C-NOT ゲートを,量子回路の一番左側
 に置く.
- ii. z_{j,i}=0ならば,何もしない.

アルゴリズムの実行例を Appendix.A に示す.

ステップ 2aにおいて, C-NOT ゲートは高々1 個, ステップ 2bにおいて, C-NOT ゲートは高々n-1 個記入される. また, ステップ 2aから 2b は, n 回繰り返されるので, 全体として, 書き 込まれる C-NOT ゲートの個数は, 高々 n^2 個で ある.

定理3 C-NOT ゲートと NOT ゲートのみから構成される量子ビット数nの量子回路のサイズは、高 $q O(n^2)$ である。

また, C-NOT ゲートと NOT ゲートのみで構成 された回路が出力できるパターン数は, C-NOT ゲートのみで構成された回路が出力できるパター ン数の, 高々 2ⁿ 倍である.

証明

C-NOT ゲートと NOT ゲートのみから構成される回路においては、それぞれのワイヤーからの出力は、リテラルの排他的論理和と否定のみで構成された式となる。

また, 排他的論理和と否定のみで構成された 式においては,

$\overline{x \oplus y} = \overline{x} \oplus y = x \oplus \overline{y}$

が成り立つ.つまり,1つのリテラルの否定は全体の否定と等価である.リテラルが3つ以上含まれる場合でも,1つのリテラルの否定は全体の 否定と等価である.したがって,リテラルの排 他的論理和と否定のみで構成可能な式は,排他 的論理和のみで構成される形の式と,排他的論 理和のみの式全体を否定した形の式の,2パター ンしかない.

これらのことより,出力に対応する排他的論 理和の式中に否定が含まれていた場合,その回 路の最後の層に NOT ゲートを置くことで,その 層の直前においては,排他的論理和のみの式と することができる(図5参照).

排他的論理和のみの式を計算するのに必要な 回路サイズは、 $O(n^2)$ であり、また、この回路に 含まれる NOT ゲートの数は、高々n 個である. したがって、C-NOT ゲートと NOT ゲートのみ を使用して量子回路を組む場合、必要なゲート 数は高々 $O(n^2)$ である.

C-NOT ゲートと NOT ゲートのみによって構成される回路は、C-NOT ゲートのみによって構成される回路と比べ、それぞれのワイヤーの最後の層に、NOT ゲートが有るか否かの差しかない。そのため、C-NOT ゲートと NOT ゲートしか使用しない回路が出力できるパターン数は、C-NOT のみの回路が出力できるパターン数の高々2ⁿ倍となる。

5 おわりに

本論では、量子回路計算量と制御 NOT ゲート 数の関係について議論を行なった。

これらの議論より、量子回路計算量の評価に おいては、C-NOTゲート数が本質的であること がわかったが、一方、C-NOTゲートやNOTゲー トのみでは、単純な回路しか構成できないこと も判明した。



図 5: C-NOT ゲートと NOT ゲートのみによって 構成される回路

今後の課題としては, C-NOT ゲートとある特定の1量子ビットゲートのみからなる回路のサイズを評価することがあげられる.

参考文献

- Grover, L.: Quantum Mechanics Helps in Searching for a Needle in a Haystack, *Physi*cal Review Letters, Vol. 79, No. 2, pp. 325-328 (1997).
- [2] Nielsen, M.: A geometric approach to quantum circuit lower bounds, quant-ph/0502070 (2005).
- [3] Shor, P.: Algorithms for Quantum Computation : Discrete Log and Factoring, in Proceedings of the 35th Anniual IEEE Symposium on Foundations of Computer Science (1994).
- [4] 上坂吉則: 量子コンピュータの基礎数理, コ ロナ社 (2000).
- [5] 青木輝人,大久保誠也,西野哲朗:量子回路における補助量子ビットの効果について,2006 年度夏のLAシンポジウム (2006).

A アルゴリズムの実行例:

 $|x_1, \dots, x_4\rangle$ を入力したとき、 $|x_1 \oplus x_3\rangle |x_3\rangle |x_1 \oplus x_2\rangle$ $|x_2 \oplus x_3 \oplus x_4\rangle$ を出力する量子回路を構成する.

(アルゴリズム中,ステップ1)4入力・4
 出力の量子回路なので、4本のワイヤーを書く、また、行列表現は

$$Z = \begin{pmatrix} 1 & 0 & 1 & 0 \\ 0 & 0 & 1 & 0 \\ 1 & 1 & 0 & 0 \\ 0 & 1 & 1 & 1 \end{pmatrix}$$

となる(図6参照)。

- 2. (アルゴリズム中, ステップ2)i=1とする。
- (アルゴリズム中,ステップ 2a) z_{1,1} = 1 なので,ステップ 2b に進む.
- 4. (アルゴリズム中,ステップ2b) $z_{3,1} = 1$ な ので,第1行目と第3行目の各々の要素の 排他的論理和を,新たな第3行目とする.第 1番目のワイヤーを制御ビット,第3番目の ワイヤーを目標ビットとした C-NOT ゲート を置く(図7参照). 他に $z_{j,i} = 1, j \neq i$ は無いので,ステップ2 の初めに戻る.
- 5. (アルゴリズム中, ステップ2)i=2とする.
- 6. (アルゴリズム中,ステップ2a) z_{2,2} = 0で ある. z_{3,2} = 1であるので,第2行目と第3 行目の各々の要素の排他的論理和を,新た な第2行目とする。第3番目のワイヤーを 制御ビット,第2番目のワイヤーを目標ビッ



図 6: 初期状態



図 7: 例中のステップ 4 終了後





トとした C-NOT ゲートを置く (図8参照).

- 7. (アルゴリズム中,ステップ 2b) z_{3,2}=1なので,第2行目と第3行目の各々の要素の排他的論理和を,新たな第3行目とする。第2番目のワイヤーを制御ビット,第3番目のワイヤーを目標ビットとした C-NOT ゲートを置く(図9参照)。
- 8. (アルゴリズム中,ステップ 2b) $z_{4,2} = 1$ な ので,第2行目と第4行目の各々の要素の 排他的論理和を,新たな第4行目とする.第 2番目のワイヤーを制御ビット,第4番目の ワイヤーを目標ビットとした C-NOT ゲート を置く(図 10 参照). 他に $z_{j,i} = 1, j \neq i$ は無いので,ステップ 2 の初めに戻る.
- 9. (アルゴリズム中,ステップ2)i=3とする。
- 10. (アルゴリズム中,ステップ 2a) z_{3,3}=1な ので,ステップ 2b に進む.



図 9: 例中のステップ 7 終了後



図 10: 例中のステップ 8 終了後

- 11. (アルゴリズム中,ステップ2b) z_{1,3}=1なので,第1行目と第3行目の各々の要素の排他的論理和を,新たな第1行目とする.第3番目のワイヤーを制御ビット,第1番目のワイヤーを目標ビットとした C-NOT ゲートを置く(図11参照).
- 12. (アルゴリズム中, ステップ2b) z4,3=1な



図 11: 例中のステップ 11 終了後



図 12: 例中のステップ 12 終了後



図 13: 最終的に得られた回路

ので、第3行目と第4行目の各々の要素の 排他的論理和を、新たな第4行目とする。第 3番目のワイヤーを制御ビット、第4番目の ワイヤーを目標ビットとした C-NOT ゲート を置く(図12参照)。

他に z_{j,i} = 1, j ≠ i は無いので,ステップ 2 の初めに戻る.

- 13. (アルゴリズム中, ステップ2) i=4とする.
- 14. (アルゴリズム中,ステップ 2a) z4,4 = 1 な ので,ステップ 2b に進む.
- $15. z_{j,i} = 1, j \neq i$ は無い.
- 16. *i*=1から4まで終了したので,現在の回路 を出力して停止する(図13参照).