

4ビット・ミニコンピュータについて

東芝 電子計算機事業部
高橋義道

1. はじめに

超大型計算を主題とする二の研究集会に、超小型計算機の話を持ち出すのは非常に場違いな感があるが、主催者の方の深いお考へと推量するよしも無いので、二の発表をお引き受けいた次第である。そこで本日の発表が超大型計算に關係があるかどうかは考えてないことにして、4ビットミニコンピュータの話をさせて頂くこととする。

ミニコンピュータの大きさをはかるのに、処理速度、主記憶容量、レジスタ数、語長、命令数、入出力機器の性能、チャンネル数、チャンネルのデータ転送速度などの尺度があるが、値段をも、これを加えるのも、とも辛々とり早い。ミニコンピュータの値段と性能の間に有名なGroschの法則、即ち

$$\text{Performance} \propto (\text{price})^2$$

があるとされるので、値段と性能には一意的な關係がある。

しかししながら、超大型電子計算機の出現、ソフトウェア危機（つまりいかに人員を投入しても、一定限度以上大きなソフトウェアをつくることはできないという警告）、および、ミニコンピュータの発達によって図1のようには、A（超大型機）、C（ミニコンピュータ）のようなGroschの法則の成立する領域があらわれた。




図1

図1のようになると性能はどのステップで小さくても、性能は少し減少しない。ミニコンピュータでも使いようとする中、小型機に近い効率を出せるわけである。従ってCの領域をさらに左へ拡げるに至り、非常に小さなミニコンピュータでも予想外の力を發揮する可能性があるがゆえ。ミニコンの特徴を一言でいえば、コンピュータ構成する演算制御装置(CPU)、主記憶装置(Xモリ)、周辺装置のうち、CPUとXモリが極端に廉いというところ。

す、ミニコンの効果を發揮するには、I/Oよりも CPU を多く使う計算を行なう場合である。

2. 4ビットマシンの発想

コンピュータの内部における情報の単位は 100 の値をもつビットであるが、処理される情報の単位はビットの集合である語 (word) である。語には命令語とデータ語がある。命令語とデータ語の語長は必ずしも等しくはないが、通常は基本命令の語長と整数データの語長は等しく、命令語の中にこれの整数倍のものがたり、浮動小数点数の語長は整数データの 2 倍などに以下の如きが多い。

次に主なコンピュータの基本語長を示す。

CDC - 6600 60 ビット

IBM 7094 36 ビット

IBM S/360 32 ビット

HITAC - 5020 48 ビット

TOSBAC - 3400 24 ビット

また、ミニコンピュータは次のようなものがある。

PDP - 8 12 ビット

HITAC - 10 16 ビット

TOSBAC - 40 16 ビット

TOSBAC-10 8ビット

DARIAN 520/i 8ビット

当初は8ビットの語長というのよ、とうてい使用に耐えないとおもわれていたが、8ビットマシンでもFORTRANユニアーラが実現されており、決して16ビットマシンに劣らぬ性能をもつた。それでこれに力を貸す、さらに、語長が短かくならないかと考へかけたところ。

語長が短かくなければとの利点は、演算回路が簡単にTFZなど、デュアルが簡単にできるなど、データバスのポート数が減少するなどなどのために、CPUへのコストが非常に廉くなること、および回路の簡素化の結果として演算の高速化が行われることである。

されば、どうまで語長は短かでできるか? 6ビットあるいは4ビットが考えられる。もっとも1ビットでもよいかも知れない(=Turingマシン)、實際には4ビットくらいが限度である。語長を4ビットにすると $2^4 = 16$ 通りの組合せが可能になり、

1. 0~99/10進数が表現できる。

2. プッシュボンのような12ヶの入力キーでデータが表現できる。

3. デジタルパリニタのような簡単な出力装置で

16本欄にわたり約16種類の文字を指定できる。

4. *load, store*など基本命令数16ヶ以内で
何とか足りる。

のような条件が満たされる。

このような検討により4ビットマシンが可能であることが
わかった。そこで本年1月の箱根でのプログラミング・ミニ
コンピュームの自由討議の話題は「 $\text{C} = \text{3}$ 」、東大穗坂教授の
ミニコンピューター論によつて同じような考え方のあることを
知った。たまたまこの頃米国の中導体メーカー INTEL 社
の LSI 11F34 ビットユニピュータ MCS-4 (Micro-
Computer とよばれる) が発表され、カタログが配布されは
じめた。これは次章へのべるようく 4ビットのデータ語を取り扱うもので、Cash Register や電卓などの分野に 100
ドルエンゼン - 4 として売り込まれている。また、前記の自
由討議の席で学習院大学米田教授から Sony の Micro-
Computer SOBAX ICC-2700 も 4ビットマシンで
あることを教えて貰つた。SOBAX のデータ語は、
10進15本行+符号 (64ビット) 語長であるが、命令語が
4ビットである。これに対して INTEL の MCS-4 の命令
語の語長は 8ビットである。MCS-4 は発表されてばかり
でその応用分野はまだ開拓されておらず、効果のほどは未知

数であるが、SOBAXは高級電卓として知られており、爱好者も少なくないようである。

機種 語長	INTEL MCS-4	SOBAX ICC-2700
データ語	4ビット	64ビット
命令語	8ビット	4ビット

左山ではデータ語と命令語の語長とともに、4ビットの本当の4ビットマシンは可能であるか。一つの試案を示すところであるが、その前にMCS-4とSOBAXの紹介を行なうことにする。

3. INTEL の 4ビットマシン MCS-4

MCS-4は次の4つの基本的なLSIチップにより構成される。

1. CPU 4004
2. ROM (read only memory) 4001
3. RAM (random access memory) 4002
4. SR (shift register) 4003

1つのCPUにつき16bitのROMと16bitのRAMを接続することができる。SRは入出力を拡張するためには非常に必要になる。

（2）使用される。上記の4つの要素は次の図のように接続される。

MCS-4 BASIC SYSTEM




図 2

3.1 ROM 4001

MCS-4のROM 3μはROMに記憶される。

4001はMask programmable ROMで $14^2 \times 256 \times 8$ ビットの情報を記憶せらるべがでります。CPUとつながる $2^{\times} 3$ 本のdata bus line (=8ビット), ROMアドレスと $=4^{\times} 2$ ビットであります。1つのinstruction cycleは $10.8 \mu s$ で8ビットのclock cycleで構成されてます。最初の3ナノ秒の間にCPUがROMに対して $12^{\times} 1$ ビットの(4ビットずつ)3回にわけてROMのアドレスが送られます。ROMの1語は8ビットで、二つ目に書き込まれて命令語は次の2ナノ秒で(4ビットずつ2回にわけて)ROMがCPUに読みられます。残りの3ナノ秒で二つの命令が解釈されて実行されます。ROMにはまた、I/O portがあり、CPUの指示に沿ってdata bus line を通してCPUから送られる4ビットの情報を出力(=4ビット)逆に入力データをCPUが読み取る仕事を行なう。1つのCPUに最大16つのROMがつながれるので4Kバイト(1バイト = 8ビット)の記憶容量が ≥ 4001 の記憶に使用されます。

3.2 RAM 4002

RAMはデータの記憶、およびデータの出力に使用されます。これはそれを4ビットずつ916つをmemory character

× 4 の status character たり 3 合計 $20 \times 4 = 80$
レジスタ 4 ヶつり構成された RAM で 1 つの CPU は 16
バイトの RAM の接続されるので、全部で $1280 \times 4 = 5120$
記憶容量となる。

CPU の SRC (send address to ROM or RAM)
命令を実行すると 8 ビットの RAM address の 2 回にわたり
読み込まれ、1 つの memory character の指定となる。
また、SRC 命令に追加で DCL (designate Common
and line) 命令に付けて 16 バイトの 4002 ボード 4 バイト
RAM bank を選択しておかねばならない。つまり WRM,
ROM などの中の命令の実行により RAM と CPU 間のデータの
転送が行われる。4002 は 4 バイト、4 本の出力ラインと
エントリ output port があり、WMP 命令により CPU の PT
= ハードウェアの内容を出力することができる。

3.3 SR 4003

4003 は 10 ビットのシフトレジスターで 4 本しかない
ROM あるいは RAM の入力ラインと 10 ビットを拡張するため
に使用される。これは 10 ビットをシフトレジスターで
serial input, serial output, parallel output など。

3.4 CPU 4004

CPU には 4 ビットの adder, 16 ビットの index

register, 4つめ, 2つめと a program counter stack,
 8つめとの instruction register つまり 2つめ。1つめと
 3つめと 4つめは 10. 8μs であり, 8行の 10進数の
 加算は 850 μs で行われる。4004 は 447 の命令語
 で, そのうち 5つが 16bit で構成される。他の 3つは 8bit で
 の語長である。この命令は 2つの通りである。

[Those instructions preceded by an asterisk (*) are 2 word instructions that occupy 2 successive locations in ROM]

MACHINE INSTRUCTIONS

MNEMONIC	OPR D ₃ D ₂ D ₁ D ₀	OPA D ₃ D ₂ D ₁ D ₀	DESCRIPTION OF OPERATION
NOP	0 0 0 0	0 0 0 0	No operation.
*JCN A ₂ A ₂ A ₂ A ₂	0 0 0 1 A ₁ A ₁ A ₁ A ₁	C ₁ C ₂ C ₃ C ₄ R R R O	Jump to ROM address A ₂ A ₂ A ₂ A ₁ A ₁ A ₁ (within the same ROM that contains this JCN instruction) if condition C ₁ C ₂ C ₃ C ₄ is true; otherwise skip (go to the next instruction in sequence). Fetch immediate (direct) from ROM Data D ₂ , D ₁ to index register pair location RRR.(2)
*FIM	0 0 1 0 D ₂ D ₂ D ₂ D ₂	D ₁ D ₁ D ₁ D ₁	Send the address (contents of index register pair RRR) to ROM and RAM at X ₂ and X ₃ time in the Instruction Cycle.
SRC	0 0 1 0	R R R 1	Fetch indirect from ROM. Send contents of index register pair location Q out as an address. Data fetched is placed into register pair location RRR at A ₁ and A ₂ time in the Instruction Cycle.
FIN	0 0 1 1	R R R 0	Jump indirect. Send contents of register pair RRR out as an address at A ₁ and A ₂ time in the Instruction Cycle.
JIN	0 0 1 1	R R R 1	Jump unconditional to ROM address A ₃ , A ₂ , A ₁ .
*JUN A ₂ A ₂ A ₂ A ₂	0 1 0 0 A ₁ A ₁ A ₁ A ₁	A ₃ A ₃ A ₃ A ₃ A ₁ A ₁ A ₁ A ₁	Jump to subroutine ROM address A ₃ , A ₂ , A ₁ , save old address. (Up 1 level in stack.)
*JMS A ₂ A ₂ A ₂ A ₂	0 1 0 1 A ₁ A ₁ A ₁ A ₁	A ₃ A ₃ A ₃ A ₃ A ₁ A ₁ A ₁ A ₁	Increment contents of register RRR. (3)
INC	0 1 1 0	R R R R	Increment contents of register RRR. Go to ROM address A ₂ , A ₁ (within the same ROM that contains this ISZ instruction) if result ≠ 0, otherwise skip (go to the next instruction in sequence).
*ISZ A ₂ A ₂ A ₂ A ₂	0 1 1 1 A ₁ A ₁ A ₁ A ₁	R R R R	Add contents of register RRR to accumulator with carry.
ADD	1 0 0 0	R R R R	\$UB 1 0 0 1 R R R R Subtract contents of register RRR to accumulator with borrow.
LD	1 0 1 0	R R R R	LD 1 0 1 0 R R R Load contents of register RRR to accumulator.
XCH	1 0 1 1	R R R R	XCH 1 0 1 1 R R R Exchange contents of index register RRR and accumulator.
BBL	1 1 0 0	D D D D	BBL 1 1 0 0 D D D D Branch back (down 1 level in stack) and load data DDDD to accumulator.
LDM	1 1 0 1	D D D D	LDM 1 1 0 1 D D D D Load data DDDD to accumulator.

Table V - Basic CPU Instruction Set

INPUT/OUTPUT AND RAM INSTRUCTIONS

(The RAM's and ROM's operated on in the I/O and RAM instructions have been previously selected by the last SRC instruction executed.)

MNEMONIC	OPR D ₃ D ₂ D ₁ D ₀	OPA D ₃ D ₂ D ₁ D ₀	DESCRIPTION OF OPERATION
WRM	1 1 1 0	0 0 0 0	Write the contents of the accumulator into the previously selected RAM main memory character.
WMP	1 1 1 0	0 0 0 1	Write the contents of the accumulator into the previously selected RAM output port, (Output Lines)
WRR	1 1 1 0	0 0 1 0	Write the contents of the accumulator into the previously selected ROM output port, (I/O Lines)
WR0 ⁽⁴⁾	1 1 1 0	0 1 0 0	Write the contents of the accumulator into the previously selected RAM status character 0.
WR1 ⁽⁴⁾	1 1 1 0	0 1 0 1	Write the contents of the accumulator into the previously selected RAM status character 1.
WR2 ⁽⁴⁾	1 1 1 0	0 1 1 0	Write the contents of the accumulator into the previously selected RAM status character 2.
WR3 ⁽⁴⁾	1 1 1 0	0 1 1 1	Write the contents of the accumulator into the previously selected RAM status character 3.
SBM	1 1 1 0	1 0 0 0	Subtract the previously selected RAM main memory character from accumulator with borrow.
RDM	1 1 1 0	1 0 0 1	Read the previously selected RAM main memory character into the accumulator.
RDR	1 1 1 0	1 0 1 0	Read the contents of the previously selected ROM input port into the accumulator, (I/O Lines)
ADM	1 1 1 0	1 0 1 1	Add the previously selected RAM main memory character to accumulator with carry.
RD0 ⁽⁴⁾	1 1 1 0	1 1 0 0	Read the previously selected RAM status character 0 into accumulator.
RD1 ⁽⁴⁾	1 1 1 0	1 1 0 1	Read the previously selected RAM status character 1 into accumulator.
RD2 ⁽⁴⁾	1 1 1 0	1 1 1 0	Read the previously selected RAM status character 2 into accumulator.
RD3 ⁽⁴⁾	1 1 1 0	1 1 1 1	Read the previously selected RAM status character 3 into accumulator.

ACCUMULATOR GROUP INSTRUCTIONS

CLB	1 1 1 1	0 0 0 0	Clear both, (Accumulator and carry)
CLC	1 1 1 1	0 0 0 1	Clear carry.
IAC	1 1 1 1	0 0 1 0	Increment accumulator.
CMC	1 1 1 1	0 0 1 1	Complement carry.
CMA	1 1 1 1	0 1 0 0	Complement accumulator.
RAL	1 1 1 1	0 1 0 1	Rotate left, (Accumulator and carry)
RAR	1 1 1 1	0 1 1 0	Rotate right, (Accumulator and carry)
TCC	1 1 1 1	0 1 1 1	Transmit carry to accumulator and clear carry.
DAC	1 1 1 1	1 0 0 0	Decrement accumulator.
TCS	1 1 1 1	1 0 0 1	Transfer carry subtract and clear carry.
STC	1 1 1 1	1 0 1 0	Set carry.
DAA	1 1 1 1	1 0 1 1	Decimal adjust accumulator.
KBP	1 1 1 1	1 1 0 0	Keyboard proc. Converts the contents of the accumulator from a one out of four code to a binary code.
DCL	1 1 1 1	1 1 0 1	Designate command line. (See note 1 on page 3.)

NOTES: (1) The condition code is assigned as follows:

$C_1 = 1$	Invert jump condition	$C_2 = 1$	Jump if accumulator is zero	$C_4 = 1$	Jump if test signal is a 0
$C_1 = 0$	Not invert jump condition	$C_3 = 1$	Jump if carry/link is a 1		

(2) RRR is the address of 1 of 8 index register pairs in the CPU.

(3) RRRR is the address of 1 of 16 index registers in the CPU.

(4) Each RAM chip has 4 registers, each with twenty 4 bit characters subdivided into 16 main memory characters and 4 status characters. Chip number, RAM register and main memory character are addressed by an SRC instruction. For the selected chip and register, status character locations are selected by the instruction code (OPA).


Table V - Basic CPU Instruction Set (Continued)

3.5 フローチャート

RAM 0 の Register 0 & 3 は入力として 3 / 6 行の 10 進数
を加算し 12 Register 0 に入力する。書式は 12 進。

RAM register 0 は memory character 0 には最小行が
15 で最大行が入力するものとする。

図 3



<u>location</u>	<u>instruction word</u>	<u>mnemonic</u>	
000	2000	FIM	0, 0
002	2430	FIM	4, 130'
004	00	LDM	0
005	36	XCH	6
006	F1	CLC	
007	25	AD1	SRD 4
008	E9	RDM	
009	21	SRD	0
00A	EB	ADM	
00B	FB	DAA	
00C	E0	WRM	
00D	61	INC	1
00E	65	INC	5
010	76 07	ISZ	6, AD1
012	12 15	JCN	2, ***
014	401C	JUN	NEXT
015	***		-----

4. SOBAX ICC-2700

SOBAX ICC-2700 は高級電卓の 1 つで、MANUAL モードではキーを押すことににより演算が直接行われ、AUTO モードではプログラムメモリに記憶された最大 253 ステップのプログラムが自動的に実行される。データの記憶には 12 データ・メモリが用意されており、10 進 15 行 + 符号のデータが記憶される。データキーより入力されたデータあるいはデータ・メモリより読み出されたデータはレジスタ 1 に入るとともに数字表示される。このデータにつれての演算キーがおさめると、あるいはプログラムメモリから演算コードが読み出されるとデータはレジスタ 2 におくられる。そして演算数がデータメモリより入力されレジスタ 1 に入る。そして次に演算キーがおさめると、既におさめた演算キーが下応じて、レジスタ 2 のデータに対するレジスタ 1 のデータが演算され、レジスタ 1 に入り表示される。また、同時に演算数であるレジスタ 1 にある数はレジスタ 2 に移されると、15 行の 10 進数の加減算は 5ms で行なわれる。




図 4

4.1 レジスタとメモリの語長

レジスタ 1, レジスタ 2 10進 15桁+符号

データ・メモリ M1～M12 10進 15桁+符号

プログラム・メモリ 4ビット

4.2 命令語

MANUAL モードでは演算命令は演算キーを押す二回によ
つて発生される。二つ演算キーの 1 → 1 → の命令語は実行可
能。

No.	演算キー	演算
1	+	add
2	-	subtract

NO.	演算キー	演 算
3	X	multiply
4	÷	divide
5	=	演算の表示
6	√	平方根
7	Min	(register 1) + ($\bar{x} - \bar{y} \times \bar{z}$) $\rightarrow \bar{x} - \bar{y} \times \bar{z}$
8	Mout	($\bar{x} - \bar{y} \times \bar{z}$) \rightarrow register 1
9	MC	0 $\rightarrow \bar{x} - \bar{y} \times \bar{z}$
10	M	$\bar{x} - \bar{y} \times \bar{z}$ のアドレス指定
11	R	(register 1), (register 2) の交換
12	()	数値モードと記号モードの切り換え
13	CHG, SIGN	- (register 1) \rightarrow register 1
14	S	stop, キーボードよりレジスター $\bar{x} = \bar{y} \times \bar{z}$ を読み取る。
15	J	jump
16	End	end of program

これらの演算命令は 16 つあり、4 ビットで表現される。

プログラム中に数字 $\bar{x} - \bar{y} \times \bar{z}$ 入るが、これは () と () の間にか
二重括弧部分、および M, J の次の文字と () 区別される。

4.3 データ語

先ほどの $\bar{x} = \bar{y} \times \bar{z}$ は SOBAX LC-2700 の演算の文法と

なるべく一文語は 10 運算 + 5 行 + 符号であるが、1つの行は
14 種類のデータキー、即ち、

0, 1, 2, 3, 4, 5, 6, 7, 8, 9

•, change sign, ←, →

“表わされる 4ビット” データである。

4.4 プログラム(5)

n 個のデータ x_1, x_2, \dots, x_n (n は任意) の平均値を
求めるプログラムをかく。計算機が停止する度に、これまで
の平均値が表示され次のデータ x_i をデータキーから入力し
、複数キー S を押してスタートするよろづやプログラムをつく
る。

プログラム	説明
S	
M1 MC Min	input x_1
M2 MC	$0 \rightarrow M_2$
(J1) M3 MC Min	$1 \rightarrow M_3$
M J1	jump point 1
M3 Mont	$(M_3) \rightarrow \text{reg. 1}$
M2 Min	$(\text{reg. 1}) + (M_2) \rightarrow (M_2)$
Mont ÷ M1 Mont	$(M_1) \div (M_2)$ input x_i
R = S	$(\text{reg. 1}) + (M_1) \rightarrow M_1$
M1 Min	unconditional jump to 1
- R = J1	
END	

5. 4ビットマシンの実現

前2章で2つの実在する4ビットマシンの解説をしたが
いすれもデータ語又は命令語のいすれかが4ビットではなか
った。そこで命令語とデータ語のいすれかが4ビットである
ような4ビットマシンが可能かどうかを考へてみよう。

5.1 データ語

データ語の語長は4ビットとする。4ビットのデータは
16進表示になり

0, 1, 2, 3, 4, 5, 6, 7, 8, 9

A, B, C, D, E, F

コードで表わされる。

10進数のデータは次のようにならわれられる。

コード	10進データ
0	0
1	1
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9
A	delimiter for positive number
B	delimiter for negative number
C	decimal point

例

123 → 123A

-56 → 56B

123.45 → 123C45A

-3.14 → 3C14B

5.2 Xモリ

プログラム本体データを記憶させるためのXモリは16ヶのstackを用いる。番号を一度指定すると、次に指定があるまで同じstackが指定されたこととなる。readされたデータはいつもstackにつまれ、また、stackから読み出されたデータはアキュムレータに入ると、あるいはインストラクションレジスタに入る。stackからデータが読み出されるとそのstackは最後に入られたデータが取り出され、stackからは消される。stackにデータがストアされるとそれは一番上にぶかれ。一组の表示器が指定のスタッフに接続されるとそのstackの内容が下の方に表示される。

5.3 レジスタ

204ビットマシンでは演算はすべて10進演算で4ビットのアキュムレータで行なわれる。演算されるデータは16ヶのstack ($s_0 \sim s_{15}$) たり取り出され、演算の結果はアキュムレータの $n=3$ 。レジスタとしてはアキュムレータの外

MQレジスタ(4ビット), キャリーレジスタ(1ビット),
インストラクションレジスタ, スタックアドレスレジスタ
ある。Stackの長さは16語とする。

命令語はstackから読み出されて IR レジスタに入
り, "コード"されて実行される。




図 5

5.4 入出力装置

入出力装置と1つは下図のようなく16キーを使用する。

0	1	2	3
4	5	6	7
8	9	A	B
C	D	E	F

図 6

出力装置

1. Stack の内容を表示する 16 行以上の数字表示装置があり、命令に $\#$, $\#16$ と stack の任意のものに接続する。stack の一番下に入ると "3" が一番下に表示されよう。

コード	表示文字
0	0
1	1
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9
A	+
B	-
C	.
D	blank

2. 表示装置に表示されたデータはディジタルデータにデータ=トされるようとする。ディジタルデータを制御する命令はとくにつかない。

5.5 命令語

二の 4 ビットマシンの命令語は 4 ビットより構成される。特定の命令にはオペrand とアドレス指定等に使われる数値データを含む。

命令の種類と命令コードは次の通りである。

mnemonic	命令コード	機能
STOP	0	停止
ADR	1	stack の指定。二の命令につづくコードで stack を指定する。
STACK	2	アキュムレータの内容を stack にセット。 アキュムレータは 0 になる。
ADD	3	stack の一番上のデータをキャリーとセット。 アキュムレータに加算する。
SUB	4	stack の一番上のデータを引く、キャリーと セットしてアキュムレータより引く。
MULT	5	stack の一番上のデータを乗じて、アキュムレータの 内容にかけ 結果を MQ レジスタとアキュムレータにおく。
DIV	6	stack の一番上のデータを乗じて MQ レジスタ とアキュムレータにある数を割り、商を MQ に 余りをアキュムレータにおく。
RIGHT	7	(MQ) → ACC, (Carry) → MQ
LEFT	8	(ACC) → MQ, 0 → ACC
EMPTY	9	stack が空であれば、二の命令の次のコードの数 だけ命令をスキップする。
JUMP	A	二の命令の次のコードで指定された stack の その stack の最初のコードの数だけ先の命令に コントロールを移す。
SKIPH	B	(ACC) ≥ 0 のとき、二の命令の次のコードの数だけ 命令をスキップする。
RESET	C	キャリーをリセットする。
NOP	D	no operation
READ	E	キーボードデータを読み、A または B が入力時 stack = フラグ IT3。
SHOW	F	stack は表示器と接続する。

プログラムは stack 0 から実行される。1つ目の stack の命令語が処理され、終ると次の stack の処理がはじまる。各 stack の最初のデータは必ずスキップされる。二のデータは JUMP 命令で二の stack が指定されたときに、その stack に含まれる命令語のうちの何番目から実行に入るかと示す数が入る。1つ目。

5.6 プログラム例

キーより2つの16桁以内の10進数を入力し2つの数の和を表示する。但し10進数の終りには A またはキー E を打つも可とする。

LOC	S0	S1	S2
0	8	15	0
1	ADR	STACK	3
2	3	ADR	STACK
3	READ	3	ADR
4	ADR	EMPTY	5
5	4	2	EMPTY
6	READ	JUMP	3
7	LEFT	0	ADD
8	ADR	ADR	JUMP
9	3	4	1
A	ADD	EMPTY	ADR
B	ADR	2	3
C	4	JUMP	STACK
D	ADD	0	STOP
E	ADR	ADD	END
F	5	ADR	

