

## 多 値 論 理 回 路 に つ い て

長谷川 利治  
(京都大学工学部)

### 1. はしがき

Lukasiewicz や Post などによつて現代の多值論理が発展を開始して以来、多くの人々が多值論理を用いた回路理論と結合させようと努力してきた。また、これによつて多くの多值論理回路に関する研究もなされ、三値の電子計算機の出現など、種々の成果が得られていゝ。用いた回路理論は、本来用いた回路の発展なくしては発展不可能なものであり、諸回路の現状および趨勢を知ることが不可欠である。

多值論理回路として歴史的にも古く、しかもきっとも大量に現用されているものとして回転用回路がある。Step-by-stepの電話交換機は、多值論理回路システムと考えられるからである。しかし、ここでは、半導体素子による多值論理回路について、多段定回路も含めて報告することにする。

### 2. 多值論理回路

リレー等による多值論理回路およびその合成理論などは多くの研究者によって研究されてきた。<sup>(1)~(5)</sup> また、真空管回

路による多値論理回路も発表されていゝ。しかし、ニニエ  
は、トランジスタ（以下トと略す）、FETおよびエサキ・  
ダイオードを用いた回路に限る。

一般に、多値論理回路とは三値以上の論理回路を意味  
するが、回路実現上での問題や応用の問題から、三値論理回  
路を中心とするといふ。したがって、本報告では三値論理回  
路を中心とするといふ。かなり多数の研究者が三値論理回路  
系を発表しているが、それらの論理回路系に、ほとんど共通  
して含まれてゐる中にANDとORがある。ANDは入力真理  
値群の最小の値を、ORは最大の値を与える回路であり、い  
ずれも、二値のダイオード回路によるANDとORと同様に回  
路実現される。

E. Mühlendorf は、三値基本論理回路として  $J_0(x)$ ,  $J_1(x)$ ,  
 $J_2(x)$ , AND, OR を採用して三値完全論理回路系を構成して  
いる。<sup>(6)(7)</sup> これらの基本回路は、トおよびダイオードによっ  
て構成され、これらによつて三値半加算器が構成されている。  
図1. (a), (b), (c), (d)は  $J_0(x)$ ,  $J_1(x)$  OR  $J_1(x)$ ,  $J_1(x)$ ,  $J_2(x)$  の  
回路をそれぞれ示している。Mühlendorfによる三値回路系は、  
Trを用いたものとしては最古の部類に属している。三値論理  
回路を開発した理由として、Mühlendorfは三値が已値に最も  
近い整数値系であることをあげている。




図 1  
E. Möhldorf の  
基本回路

O. Lowenschuss

は、Rutz の Tr を

用ひた三値論理

回路を提案して

いふ。Rutz の Tr

の特性は、図 2

に示すよろとも

$J_1(x)$  のとおり、その

図におひての、


$I_e, I_{C1}, I_{C2}$

の実体を真理値


表示すると下表

$I_e$	$I_{C1}$	$I_{C2}$
0	0	0
1	1	0
2	0	1
3	1	1
4	1	1

に示すよろとも。この Rutz の Tr を用ひて構成した三値論理回路の 1 例を図 3 に示す。図 3 に示された回路による論理演算の真理値表を表 1 に示す。この回路において、Tr の結合を表すことはより異なった演算が行なわれる。その例を表 2

図2 Rut<sub>3</sub>のTr.

に示す。これらの論理演算を用いての展開定理が示され、Mod 3の直列加算器の構成が示

図3 Rut<sub>3</sub>のTrによる三值回路

されていく。また、発振回路を制御する为此によつた記憶回路も示してある。

表1. 図3の回路の真

理値表示

I <sub>e</sub>	I <sub>c1</sub>	I <sub>c2</sub>	I <sub>D1</sub>	I <sub>D2</sub>	I <sub>a</sub>	I <sub>b</sub>
0	0	0	0	0	0	0
1	1	0	0	0	1	0
2	0	1	1	0	0	2
3	1	1	0	1	2	1
4	1	1	1	1	1	2

表2. 図3の回路の変形回路

(C<sub>1</sub>+D<sub>1</sub>, C<sub>2</sub>+D<sub>2</sub>)の真理値表示

I <sub>e</sub>	I <sub>C<sub>1</sub>+D<sub>1</sub></sub>	I <sub>C<sub>2</sub>+D<sub>2</sub></sub>	I <sub>C<sub>1</sub>+D<sub>1</sub></sub>	I <sub>a</sub>
0	0	0	0	1 1
1	1	0	1	1 1 1
2	1	1	2	1 1 2
3	1	2		
4	2	2	I <sub>C<sub>2</sub>+D<sub>2</sub></sub>	I <sub>a</sub>
			0 1 2	
			0 0 1	
			I <sub>b</sub> 0 1 2	
			2 1 2 2	

I <sub>b</sub>	I <sub>d</sub>	I <sub>a</sub>
0	0 1 0	0 0 2
1	1 0 2	0 2 1
2	0 2 2	2 1 2

R.P. Hallworth &amp; F.G. Heath は、NPNおよびPNPのTrを用い

て三値論理回路系を構成している。<sup>(10)</sup> 基本論理としては、Inverter, Cycling gate, Coincident detector（一方の入力を反対すれば  $J_R(x) = 1$  となる）などを用いている。また、入出力電圧  $V$  に関する定義は、 $V \geq 1.5V$  のときに真理値 0 を、 $0.6V \geq V \geq -0.6V$  のときに 1,  $V \leq -1.5V$  のときに 2 を与えている。これらの基




図4 Inverter

本回路とは別に、Mod 3 の半加算  
および Carry 回路を構成している。  
また、Inverter を用いて三段定回




図5. Cycling gate

路を構成し、二つトライスターの構成法も示している。図4よ  
り、図5は、それぞれ、Inverter × Cycling gate である。

宮本らは、完全系をなして三値論理回路系として、Mod.3  
の半加算器、半積器を構成している。<sup>(11)</sup> これらの回路を図6お

よび図7に示す。これらの回路、特長は、キャリイ回路を半




図6 半加算およびキャリイ回路




図7 半積およびキャリイ回路

加算回路あるいは半積回路から分離してあるのでではなく、全体的に Built-in である。

三根からの構成して三值論理回路系は、PNP および NPN の一方の形の 2 の Tr とシリコンダイオード、

ツエナ-ゲイオードなどを使用していふ。<sup>(12)</sup>構成されていふ基




図8 Inverter




図9 -Contrary




図10 + Contrary




図11

X	0	1	2
LIMX	1	1	2

X	0	1	2
SLIX	0	1	1

本回路は、Inverter,  
-Contray, +Contray,  
Limiter, Slicer  
である。これらは

完全論理回路系としては冗長なものであるが、回路実理の容易さを目的としているため冗長には、ていふ。基本論理回路は図8～11に示されていふが、ニーズでは、表3に示すよる真理値、電圧、数値対応を採用していふ。これらを用ひて、表3. 真理値、電圧、Mod.3の半加算器、全加算器<sup>(3)</sup>、数

数値の対応

値で+1, 0, -1と(下とその)半加算

真理値	+	0	-
電圧	高	中	低
数値	0	1	2

器、二值非同期半加算器<sup>(4)</sup>なども構

成していふ。また、二変数関数として OR·INV, AND·INV, などの回路も

基本演算回路として採用している。この論理回路系の特徴は、従来の二値非同期論理回路系では二値の二重系を採用していきのに対して、三値論理系によって非同期論理回路を構成するニルを目的の一とするものである。

A. Pugh は、二値論理回路およびブール代数を用いて三値論理回路を構成している。<sup>(15)</sup> この考え方は新しいものではなく、多線論理などすでに発表されている。<sup>(16)(17)</sup> この構成法の一般的な形は図12に示されている。この図において、Positive Logic および Negative Logic は二値論理回路であり、ブール代数を用いて構成される。Translating Circuit および一線




図12. 二値論理回路による三値論理回路の構成法




図13 Translating Circuits





図14. Combining Circuits

式出力を得るための Combining Circuit を図13, 14 に示す。これらの回路によつて三値半加算器を構成している。

この論理回路系の構成目的の一つは、二値による算術演算に比べて、三値による算術演算がすぐれた実と多く持つことに着目し、三値算術演算などの回路の実理を試みることである。

回路実理の容易さを求める三値論理回路系としては、原田らの三線式三値論理回路<sup>(18)</sup>も発表されてい。これは、多線式論理によるもので、素演算として置換と束演算を用いてい



$$E_o = 6V \quad R_c = R_b = 3k\Omega \quad R_a = 1.5k\Omega \\ T_{r1} \sim T_{r3} = 2SC269 \quad D_s = 1S307 \quad D_c = 1S953$$

図15 DTL形束演算回路

る。置換は6個存在する。  
よし、線の入出換互によ  
て簡単に実現できる。す  
なまち、三値を  $a, b, c$   
とするとする  $x, a, b, c$   
を入出換互ばよ。こ  
れらの  $a, b, c$  に順序をつ  
ける方法にも6種考えら  
れるが、そのそれそれに  
対して  $\min(X_1, X_2, \dots, X_n)$   
なる演算を考え。こ  
 $i$ 、  $X_i$  は  $a, b, c$  の値の  
いずれかとする三値数  
であり、  $\min$  は最小の値  
を取ることを意味する。

6種の演算を、それらの性質から東演算と呼び、6種の置換とともに素演算となる。すべての東演算は一種の回路で実現される。入力変数  $x_i$  ( $i=1, 2, \dots, n$ ) および出力変数  $y$  の三線信号をそれぞれ  $(x_{i1}', x_{i2}', x_{i3}')$  および  $y' (y_1', y_2', y_3')$  とし、 $x_{i1}'$  および  $y_1'$ ,  $x_{i2}'$  および  $y_2'$ ,  $x_{i3}'$  および  $y_3'$  がそれぞれ示す三値を  $a', b', c'$  とし、 $a' < b' < c'$  であるとする。この時、東演算の定義から、 $y_1', y_2', y_3'$  は次式で与えられる。ここで

$$y_1' = x_{11}' \vee x_{21}' \vee \dots \vee x_{n1}', \quad y_2' = \overline{x_{13}' \wedge x_{23}' \wedge \dots \wedge x_{n3}'}, \quad y_3' = x_{13}' \wedge x_{23}' \wedge \dots \wedge x_{n3}'$$

一、 $\vee$ ,  $\wedge$  はそれぞれ論理における否定、論理和および論理積を示す。これを実現回路の実用性のため次のようになら形し、回路実現としている。この回路を図15に示す。この回

$$y_1' = \overline{(x_{13}' \wedge x_{23}' \wedge \dots \wedge x_{n3}') \vee y_2'}$$

$$y_2' = \overline{(x_{13}' \wedge x_{23}' \wedge \dots \wedge x_{n3}') \vee (x_{11}' \vee x_{21}' \vee \dots \vee x_{n1}')}}$$

$$y_3' = \overline{(x_{11}' \vee x_{21}' \vee \dots \vee x_{n1}') \vee y_2'}$$

路を用いて三進全加算器および半加算器を構成し、この回路の修正によって三安定回路も構成し、これらによつて三進可逆計算器の構成も行なつてゐる。また、Speed Independent logic のための論理基本回路も示してゐる。この三値三線式論理回路をさらに展開させたものも発表されてゐる<sup>(19)</sup>。

平山らは、電流切換形三値論理回路<sup>(20)</sup>を発表してゐる。これは、一変数関数を基本演算とするのではなく、二変数関

数を素演算としている。素演算とは、 $\varphi$  と二変数関数  $\psi$  す。

$\varphi$  の真理値表示を表4に示す。

これらは実現回路を図16(a), (b)

に示す。多変数OR回路は、 $\varphi$  回路を用いて図17のように構成でき

表4  $\varphi$  および  $\bar{\varphi}$

$y$	0	1	2	$x$	0	1	2
$y_1$	0	1	0	$\bar{y}_1$	0	2	0
$y_2$	1	2	1	$\bar{y}_2$	1	2	2
2	2	2	1	2	2	2	2

図16 基本二変数回路





図17 多変数OR回路

る。以上の回路

を用いてT-gate

(2) を構成してい

る。また三値半

加算器の構成も

行なってい子。

φ回路を用いた

三安定回路も示

していい。これらの回路は、レバーレの安定性、演算、高速性、簡単な構成などの特長をもつ。

半田は、一对の Tr を用いた三值基本演算回路と構成していい。  
図 18 は、相補 Tr による基本論理回路と、図 19 に同種 Tr によるものと示してある。この基本回路と AND あるいは OR




図 18 相補 Tr による基本論理回路  
を用いた回路  
表示する。図 19 によれば、図 18  
に示す回路とは異




図 19 同種 Tr による三値変数  $(x_1, x_2)$

による回路

$V_+, V_0, V_-$  の入力電圧に対する関数関係

が得られる。  
これらの関数を表 5, (a), (b), (c) に真理値

表示する。図 19 によれば、図 18

に示す回路とは異

る。したがって論理演算を

行なう。入力  $x_1,$

$x_2$  に対する出力を

$x_1$	-	0	+	$x_1$	-	0	+	$x_1$	-	0	+
-	++/	-	++/	-	++/	-	++/	-	++/	-	++/
+	++-	x <sub>2</sub> 0	00-								
+	++-	-	+00-	-	+00-	-	+00-	-	+00-	-	+00-

(a)  $f_+(x_1, x_2)$  (b)  $f_0(x_1, x_2)$  (c)  $f_-(x_1, x_2)$

表 5、図 18 の回路の真理値表示

$g_0(x_1, x_2)$ ,  $g_-(x_1, x_2)$ , ( $V_0 < V_-$  に付す) としたとき、これら  
の実数関係を表 6 (a), (b) に示す。

図 19 の回路の  $T_{r1}$ ,  $T_{r2}$  は並列に

$x_1$	-	0	+	$x_1$	-	0	+
$x_2$	-	++-		$x_2$	-	++-	
0	0	0	-	0	-	-	-
$T$	+	0	0	-	H	-	-

下で接続して、二値論理における


NOR 回路に相当する三値完全回路 (a)  $g_0(x_1, x_2)$  (b)  $g_-(x_1, x_2)$   
とするこゝもできる。

表 6. 図 19 の回路の真理


長谷川らは、トネルダイオードの 値表示。

定電流源單安定回路を基本として三値論理回路系を構成して

いる。<sup>(23)</sup> 基本單安定回路は、正入力に対して正出力パルスをう  
る P 形回路と、負入力に対して負出力をうる N 形回路と  
によりなつこいる。この回路を図 20 に示す。三値論理演算を



(a) P 形基本回路  
(Load Line の変更に  
よる) (23.)



(b) N 形基本回路  
図 20 基本單安定回路

正演算と負演算に分割し、  
これらとの演算を、二値論  
理回路である P 形および N  
形の基本回路を用いて行な  
う。この基本回路の他に、

トランジistor を用いた Inverter

も構成してある。Inverter は、トネルダイオード負荷のト  
ネルダイオード回路でも構成できる。これら N 形、P 形  
および Inverter を用いてバッファ増幅器、サイクリングゲー  
ト、 $J_R(x)$  回路、Mod 3 半加算器などを構成している。また

これらの中には、三安定制回路も構成している。トニネルダイオードはZ端子回路要素であるために、入力と出力を分離するバックワードダイオードも重要な回路構成となる。

上記の回路からトニネルダイオードとバックワードダイオードを中心に用いられているのに対して、喜田村らは、トニネルダイオードとTrを結合させた三值論理回路を開いている。<sup>(24)</sup> この三值論理回路を図21に示す。この回路の理想化された入出力





図22 理想化した図21 しきい値

図21 三值論理基本回路 の回路の入出力状態図<sup>(24)</sup>と適当に選定することによって任意の一変数関数を実現することができます。また、回路構成も比較的簡単で高性能であり、バックワード増幅器などを必要として不需要な接続接続であります。


しきい値論理回路としてはJ.Santosによるとものもある。<sup>(25)</sup>

### 3. 多安定制回路

多安定制回路は多値論理回路と比較して、その实用性のためより多くの研究がなされている。真空管回路による三安定制回

路も「く」か開示されてゐるが、<sup>(26)</sup>半導体を用いた多安定回路で最も早く提案されたものに属するものに、R.A.Henle の Tr による多安定回路がある。この回路の基本的な表示を図23に示す。この回路の負荷RLに折線特性を持たせることによつて

図23 多安定回路  
の基本回路



多安定回路を 1.2 動作させることができる。

ツエナーダイオードなどによつて折線特性を持つ負荷を構成できるが、ダイオードクラシック構成を図24に示す。このときのTrのコレクタV-I特性を図25に示す。このときの多安定回路のトリガの方程式は図26のようになつてゐる。

図24 多安定回路  
(ダイオードクラシック負荷)





図25 折線負荷線とまつ  
くそのコレクタV-I特性

なつてゐる。

Hallworth & Heath による多  
安定回路を構成してゐる。<sup>(10)</sup> その回路を図




図26 トリガ回路

27に示す。この回路は、図4のInverterを中心にして構成さ




図27 三安定回路

に示す三安定回路では、図28に示すよろず形の記分大きさは<sup>(2)</sup>  
入力をResetに使用してけばならぬ  
い。しかし、シフトレジス<sup>(2)</sup>タの構成は  
どは充分可能である。

図28の回路はTD対を  
用いて<sup>(2)</sup>るが、Forrest  
Salterは1個のTDを  
用いて三安定回路を構




図29 Reset Pulse




図28 三安定回路

+12V で<sup>(2)</sup>るが、Reset に問題が  
あると思われる。この三安定  
回路を用いた三值シフトレジ  
スタの構成も提案して<sup>(2)</sup>る。  
トニネルダイオードを用い  
た三安定回路を長谷川らが構  
成して<sup>(2)</sup>るが、やはりReset  
に注意を充分留めなければ  
ならぬ。図27の回路では、  
Reset のためにには、入力を接  
続すれば、Feedback loop を切  
断して<sup>(2)</sup>ればならぬ。図28

に示す三安定回路では、図28に示すよろず形の記分大きさは<sup>(2)</sup>

入力をResetに使用してけばならぬ  
い。

しかし、シフトレジス<sup>(2)</sup>タの構成は

どは充分可能である。

成してい<sup>(29)</sup>。この回路は、図30のTD発振回路において、TDのV-I特性が図31に示されるよう<sup>30)</sup>、負抵抗領域に正抵抗領域




図30 TD発振回路

図31 発振してTD

利用して三安定回路のV-I特性

路としている。この回路を図32に示す。




図32 三安定回路

更用を当初から目的として構成された三安定回路としては、D. M. Taub のものがある。<sup>(30)</sup> その回路を図33に示す。この回路は、電子計算機のメモリのある種のものが、bipolar の読み出し出力を

とするが、その出力信号の蓄積などを目的として構成されたものである。この回路は、同種のトランジistorと、トリガかしやすさなどの特長をもつていい。したがって、この回路設計の複雑さは、この回路の原形とハラベキ二値のエクレス・ジョンル・ゲン型フリップ・フロップとあまりかわらぬ。

同じく、エクレス・ジョンル・ゲン型フリップ・フロップの変形による三安定回路として、三段らのものがある。<sup>(37)</sup>回路構成を図




図34 三安定回路

34に示す。図34の回路も、図33の回路と同じく、双方のトランジistor能動領域にあるとき、逆方向に並列接続されたSi-DとFETセル- $\beta$ 利得を1以下にし、新しい安定領域を作りこなすが、この他の回路構成の違いにより、異なった特長が得られている。この回路はかなり実用性を持つよう、三値3トトレジスタの構成なども、二値の場合とほとんど同様に、容易に構成できる。この構成で図35に示し、これと図8~11に示した三値論理回路を用いて三値フイードバックシフトレジスタの構成がされていい。<sup>(37)</sup>図36に、三値フイードバックシフトレジスタによってM系列生成回路を構成した際の生成三値M系




図35、三値シフトレジスタ




図36、三値M系列 (Vertical: 10V/div. Horiz.: 50μs/div.)

し、 $\pi_1$  - ドラッグループに適当な論理回路を入れては  
より、周期  $3^3 - 1 = 26$  の M 系列を生成させるものである。<sup>(31)</sup> 図  
34 の回路により、二値のエラスティックストアも構成するこ

例の一例を

図36 に示す。

$x_3$  この回路は

$f(x_2, x_3)$  三段の  $\pi_1$

$x_1$  ドラッグ

シフトレジ

タを構成

ともできること。<sup>(22)</sup> また、この回路の Tr を FET にあきかえても、三安定回路を構成することはできること。<sup>(23)</sup>

平山らは、電流切換形の三安定回路を構成している。<sup>(24)</sup> その回路を図37に示す。電流切換形論理回路として図16に示した論理回路を修正したものであり、やはり高速動作が可能となる。

原田らの三線式論理回路系のための三値情報蓄積回路の一線分の蓄積回路を図38に示す。

<sup>(18)</sup> この回路を三段た積みあげれば、三線式三値情報蓄積回路を構成することができる。この回路は、高速で安定に動作し、三進可逆計数器などを簡単に構成できる。

H. Arango らは、折線特性を持つトランジスタ負荷を用いて、三安定回路を構成し、三値ミラーレジスタの構成法を提案している。




図37. 電流切換形三安定回路





図38. 三線式情報蓄積回路の基本回路（図中、1は  $X_2$  線の B,  $X_3$  線の C, 2は A, B, 3は C, A に接続される。）

113. <sup>(34)</sup> その回路を図39に示す。

この回路はおもて、 $T_r = 4.7K$   
の代わりにFETを用いた三端子  
安定回路の解説を田中ら<sup>(35)</sup> が行な  
かれており、実験結果との  
対比を示してある。



牟田らは $T_r$ あるいはFET

のスイッチ回路を、Pスイ

図39 三端子回路

チおよびNスイッチによる三端子スイッチ




図40. 三端子スイッチへの理想化

への理想化で、図40に示すように行なう。

これらの三端子スイッチによく多値基本回路構成を、図41に示すように提案してある。<sup>(36)</sup>

この回路を二個用いて多安定回路を構成す

ることができる、その例といえるFETによる

三端子回路などが発表されてある。<sup>(37)(38)</sup>




図41 多値基本回路

#### 4. 検討およびまとめ

多安定回路も含めて、多値論理回路を開発していくために解決しなければならない問題はきわめて多岐にわたり、かつ大きなものである。回路の開発である以上、その使用目的がはっきりしたものでなければならぬ。その使用目的にあらず、かつ何らかの意味で最適な素演算回路構成、それを用いた展開定理の構成などを行なわなければならぬ。

多値論理回路の使用目的にはつきのようなるものがある。即ち、非同期論理系の構成、非同期情報処理および伝送系の構成、奇数進法算術演算系の構成、Fail-Safe 論理系の構成などである。これら的目的のために回路を開発する際、信号形式（多レベル信号或多線信号か）の選択、展開方法の選定など解決しておかなければならぬ問題は多い。

非同期論理系への応用に関する種々の研究があり、いくつかの論理回路が発表されている。<sup>(14)(18)(39)</sup> また、非同期情報処理および伝送系への応用に関するものもいくつかの発表がある。<sup>(40)(41)</sup> 奇数進法の算術演算系は偶数進法系に比べてすぐれて計算が多くなり、その目的のために三値論理系と構成したのが Pugh である。<sup>(15)</sup> また、島田らもこの目的のために三進算術演算系に対する提案を行なっている。<sup>(42)</sup> Fail-Safe 論理系への応用に関するには、本研究集会において、高岡、向歎、浦野

らが述べてゐるようだに、多くの研究がなされてきた。

以上、これまで発表された多値回路について概説したが、二値回路との比較、Speed Independent Logic 回路、Fail-Safe 論理回路、その他への応用については言及しなかった。種々の論理系の応用に関する文献は、前述のように多であるが、二値論理系との比較については、三値の方が二値に近い整数値系であるといふ点以外に、多くは検討されないようだ。算術演算における三値の優越性については、島田らの他に、Setun などの三値計算機<sup>(43)</sup>の出現や、W. Alexander<sup>(44)</sup> や、N.P. Brusentov<sup>(45)</sup>などの報告にも示されてゐるが、この理論的優越性を具体化する Hardware の開発などが期待される。

ここで言及した多線式あるいは多レベル式多値信号形式の他に、連続信号の位相を変化させることによって多値信号を表現できる。また、三値の場合、任意の信号推移の際不必要の信号を経由しないで推移できますようにできる。しかし、演算速度の低下、回路の複雑化などの欠点を生ずる。しかし、Fail-Safe 論理系構成のために、この信号形式は有効であると思われる。

また、多値と多進、区別についても言及しなかったが、充分両者の差を認識しておかなければならぬ。

## 文献

- (1) C. E. Shannon: "A symbolic analysis of relay and switching Circuits," AIEE Trans. 57, 1938.
- (2) 後藤, 「多元多值論理方程式の一解の諸形式」電気試験所彙報, 20, 9, 昭31.
- (3) 安浦, 「複電巻回路による多値論理の表現に就いて」九州大学工学集報, 28, 5, 昭30.
- (4) 栗原, 「有限多值論理の電気回路による表現について」九州大学工学集報, 28, 5, 昭30.
- (5) M. Yoeli: "Ternary-transmission contact networks," IEEE Trans. CT, Sept. '65
- (6) E. Mühlendorf: "Ternäre Schaltalgebra," Arch. elekt. Über., 12, 3, 1958.
- (7) —: "Schaltungen für ternäre Schaltvariable," Arch. elekt. Über., 12, 4, 1958.
- (8) R. F. Rutz: "Two-collector transistor for binary full addition," IBM Jour. of Res. & Dev. 1, 3, 1957
- (9) O. Löwenschuss: "Nonbinary switching theory," IRE National Conv. Rec. pt. 4, 1958
- (10) R. P. Hallworth & R. G. Heath: "Semiconductor circuits for ternary logic," Proc. Instn. Elect. Engrs. Pt. C, 1962.
- (11) 佐藤, 長島, 新井, 堤江, 宮本, 「3値演算回路」昭39. 電気学会東京支部  
大会予稿
- (12) 三根, 長谷川, 池田, 新谷, 「3値論理回路の構成」電子通信学会論文誌 C.

51-C, 12, 昭43.

- (13) ——: 「三値全加算器の構成」 電子通信学会全国大会論文集 昭43.
- (14) ——: 「三値論理回路とその二値非同期回路への応用」 電子通信学会電子計算機研究会資料 EC 67-29, 1967.
- (15) A. Pugh: "Application of binary devices and Boolean algebra to the realisation of 3-valued logic circuits," Proc. Instn. Elec. Engrs, 114, 3, 1967.
- (16) 三根, 長谷川, 古賀, 池田, 「三値論理回路の一実現法について」 電気通信学会全国大会論文集 昭40.
- (17) J. von Neumann: "Probabilistic logic and the synthesis of reliable organisms from unreliable components," Automata Studies, Princeton Univ. Press, 1956.
- (18) 原田, 鳥田, 烏賀, 「三線式三値論理回路について」 電子通信学会論文誌 C, 52-C, 1, 昭44.
- (19) 鳥田, 「多値論理における置換と乗算計算について」 京大数理解析研究所利用研究集会「多値論理およびその応用」 講義予定
- (20) 平山, 永井, 「電流切換形三値論理回路」 電子通信学会電子計算機研究会資料 EC 68-36, 1969.
- (21) C.Y. Lee & W.H. Chen: "Several-valued combinational switching circuits," Communication & Electronics (AIEE) 25, 1956.
- (22) 鈴田, 「一端子トランジスタを用いた三値基本演算回路」 電子通信学会論文誌 C, 52-C, 9 昭44.
- (23) 長岡, 長岡, 手嶌, 笠原, 「トネレゲイドト用いた三値論理回路」 通信学会誌, 47, 10, 昭39.
- (24) 審田村, 寺田, 武井, 「エキサイタ-ト三値論理回路」 電子通信学会論文誌 C, 52-C, 7, 昭44.

- (25) J. Santos, H. Arango & F. Lorenzo: "Threshold synthesis of ternary digital systems," IEEE Trans. on E.C. EC-15, 1, 1966
- (26) R. Weissman: "High-speed counter uses ternary notation," Electronics, Oct, 1952.
- (27) R. Henle: "A multistable transistor circuit," Electrical Eng'g, 74, 5, 1955,
- (28) 長谷川, 三田, 中原, 笠原 「トネルダイオードを用いた三值シフトレジスタ」 電気学会  
連合大会論文集, 昭40.
- (29) F. Salter: "A ternary memory element using a tunnel diode," IEEE, Trans.  
E.C. EC-13, 2, 1964.
- (30) D. M. Taub: "Tristable circuit with well defined triggering threshold,"  
Proc. Instn, Elect, Engrs, 112, 2, 1965
- (31) 三根, 長谷川, 古賀, 池田, 新谷, 「三安定回路の構成, 解析および三値アーティファクシット  
レジスタへの応用」 電子通信学会論文誌 C, 52-C, 8, 昭44.
- (32) — : 「三安定回路の応用およびその周辺回路」 電子通信学会 電子計算機  
研究会資料, 昭43-01-23.
- (33) 三根, 長谷川, 三田, 新谷, 「FETを用いた三安定回路」 電子通信学会論文誌 C, 51-C, 11, 昭43.
- (34) H. Arango, J. Santos, "Threshold implementation of ternary systems,"  
IEEE. Trans, EC, EC-15. 1966.
- (35) 田中, 田原 「三安定回路の立相面解釈」 電子通信学会論文誌 C, 52-C, 11, 昭44.
- (36) 牟田, 中原 「三端子スイッチ素子による多安定回路の一構成法」 電子通信学会論文誌 C,  
51-C, 5, 昭43.

- (37) 中原、牛田、「相補MOSトランジスタによる三安定制路」電子通信学会誌 50.7.昭42.
- (38) —、「同種トランジスタによる3層入、7層出、7形3安定制路」電子通信学会誌 50.10.昭42.
- (39) 島田、豊島、「三値NANDを用いたSpeed Independent Logic」電子通信学会  
電子計算機研究会資料 EC-69-06, 昭44.
- (40) 三根、長谷川、古賀、池田、新谷、「三安定制路を用いたエラスティックメモリ」電気通信学会  
通信方式研究会資料 昭41-09-29.
- (41) 三根、長谷川、池田、新谷、「FETによる三安定制路とそのバッファメモリへの応用」  
電子通信学会通信方式研究会資料 昭43-01-25.
- (42) R.Shimada, T.Hasegawa & H.Mine: "A system of ternary arithmetic operations,"  
Proc. 3rd Hawaii International Conference on System Sciences, Pt.2, 1970.
- (43) J.W.Carr & A.J.Perlis: "A visit to computation centers in the Soviet  
Union," Comm. A.C.M. 2, June, 1959.
- (44) W.Alexander: "The ternary computer" J.IEE, 10, 1964.
- (45) N.P.Brusentov: "Ternary computer development experience,"  
Vest. Mos. Gos. Univ. [1] 2, 1965.

## 謝辞

本報告の準備にあたりて、また日頃の研究においても、有  
益な御指導、御助言を下さった京都大学三根 久教授、徳島  
大学島田良作講師（日本学術振興会流動研究員として京都大  
学で研究中）に心から感謝の意を表す。