

Prolog のコルーチン・インターフェリタの検証について

古川 康一 新田 克己

(電子技術総合研究所)

1.はじめに Prolog のインターフェリタは、1971年にマルセーエ大学で Colmerauer 等によって開発されて以来、現在までに国内外の各所で作られています。Prolog インターフェリタの特徴は、後戻り制御とユニバリケーションであり、それをいかにうまく実現するかが問われてきました。後戻り制御を実現するには、手続きの再帰呼出しだけでは不十分であり、それ以上の制御メカニズムが必要であることが知られていました。本稿では、コルーチン制御メカニズムを用いて Prolog インターフェリタの後戻り制御を実現します。インターフェリタは AND/OR 探索木の 2 種の節、すなわち AND 節と OR 節に対応して 2 種のプロセスから成り立っています。これらのプロセスはプロセラムの解釈実行時に動的に生成・削除されて動く。本稿では、まず次節で、これら 2 種のプロセス (AND プロセスと、OR プロセス) の説明を行い、その動きの概略を説明する。3 節では、このインターフェリタが正しく働くことを説明する。4 節では、セミ・コルーチンによるインターフェリタの記述との

等価性について述べる。最後に、カルーゲン・イニタフリタ
上での種々の拡張について、簡単にふれる。

2. AND/OR プロセスの記述 AND/OR プロセスを記述するのに、本稿では、PAD (Problem Analysis Diagram) を用いる。PADは二列によって作られたフロー・チャートの一種であるが、記述が簡単で、労力が省ける（実際に、必要とする線分の数が、通常のフロー・チャートよりも、と少なくてすむ）のと同時に、プログラムの構造が、図上でよく表現される。

PAD 例 3 AND プロセスの表現を Fig. 1 に示す。AND プロセスは、主プログラム、および各クローズの右辺の実行時に生成され、ゴール列の達成を行う。引数として受けとり、左ゴール列の先頭から、順次ゴールを達成して行き、すべて達成したら、その旨を親に報告する。ここで、親は主プログラムを管理するコマンド・システムか、あるいは OR プロセスの 1つである。各ゴールの達成は、個々に OR プロセスを作り、それらに委ねる。個々の OR プロセスから成功の報告を受ければつぎのゴールへ進んでよいが、失敗した場合には後戻り制御が必要となる。Fig. 1 の (L) 以下がそのための処理

である。図の ENTER (L) は、一度この AND プロセスが成功して後で他の AND で失敗しても、その失敗がこのプロセスにまで及んでしまった再実行のための入口である。B-stack は、失敗した時にどこまで実行を逆上するかを記憶するためのスタックである。

OR プロセスの PAD 表現を Fig. 2 に示す。OR プロセスは個々のゴールに対して一つづつ作られ、そのゴールの達成のために働く。OR プロセスは、ゴールとマッチする候補手続きをプログラムの中から順に探しでゆき、その手続き本体の達成を試みる。本体の実行は、そこで AND プロセスを一つ作り、それへ委ゆる。もしそれが成功なら自分も成功してこじけたり、その旨、親 (AND プロセス) に報告する。もし失敗したら、つぎの候補手続きを探して、ゴールの達成を再度試みる。すべての候補手続きが失敗したら、この OR プロセス自身、失敗である。そのとき、親へその旨報告して、自分は消滅する。

3. コルーキニ・イニタフリタの検証 ユルーキニ・イニタフリタの検証を、本稿では、制御部分とユニット、テーショニ部分に分けて行う。

3.1 制御部分 はじめに、コルーキニ・イニタフリタが AND-OR 木をすべての可能性について探索していくことを証明する。

定理 1. Prolog プログラムの AND-OR 木が有限であるば、対応する AND/OR プログラムは、それらが起動されるたびに解がある限り 1つずつ解を生成し、最後は“失敗”で終る。

この証明は、AND-OR 木の深さについての帰納法で行う。はじめに帰納法のベースとして、深さ 0 の AND プログラムおよび深さ 1 の OR プログラムについて上の定理を証明する。

(1) 深さ 0 の AND プログラム

深さ 0 の AND プログラムは、空のゴール列を処理する。
Fig. 1 のプログラムにおいて、curr-goal IF nil とならぬので、直ちに成功する。

もう一度起動されると、実行が E_2 から再開されるが、
B-stack は空であるので、今回も失敗する。

ところが高さ 0 の and 節はユニット・クローズなので、
その解はそれ自身しかない。ゆえに、この場合は定理が成り
立つ。

(2) 深さ 1 の OR プロセス

いま、高さ 1 の OR プロセス O_1 が候補クローズ C_1, \dots, C_i を調べて、 $C_1 \vee \dots \vee C_i$ のすべての可能な解を生成し
たと仮定する。プロセスの制御は Fig. 2 の m にある。
そして、つきの候補は C_{i+1} である。

いま、ゴールが C_{i+1} のクローズ・ヘッドとユニットで
きたとする。すると、 C_{i+1} に対応する AND プロセス A_1
が作られ、起動される。それが高さが 0 の AND プロセスだから、
前の証明より直ちに成功し、“while success” loop
に入る。ここで解す親の AND プロセス A_1 に渡され、 O_1 は e_2
で中断される。

つきに再び起動されると、それは A_1 を再び起動する。今
回は、直ちに失敗するので、制御は “delete curr-andp”,
“recover state” とすすみ、 “for all” loop へ戻る。候補
クローズがなくなくなるまで、以上の過程をくりかえし、なくなり

れば、 O_1 は失敗する。高さ 1 の OR 節は、それに下へいるすべてのユニット節のみが、その解の対象となり、実際にユニットが成功したもののみが解となるので、上の計算過程は、すべての可能な解を見つけ出している。やがて、この場合も定理が成り立つ。

(3) 高さが $2N$ の AND プロセス (インダクション・ステップ)

帰納法の仮定は、つきの通りである。

「高さが $2N-1$ あるいはそれ以下の任意の OR プロセスは、すべての可能な解を、それが起動される毎に 1つづつ生成し、最後は“失敗”で終る」

このインダクション・ステップの証明において、つきのレニアが必要である。

レニア A_0 を、高さが $2N$ 以下の AND 節と L, G_1, \dots, G_n をその子ルートとする。いま、制御が M_k あり、current-goal が G_i であるとする。さらに、その時点での B-stack の状態を α とし、変数環境を β とする。すると A_0 の実行を続けることにより、変数環境 β の下で、 $C_1 \wedge \dots \wedge G_n$ のすべての可能な解を、 A_0 が再起動される毎に 1つづつ生

成し、 G_i が失敗した直後と ① に来た時点での B-stack の状態は α である。といふ。

インタクション・ステップの証明は、このレニアのことを 1 とすればよい。

レニアの証明は、つぎの通りである。まず、つぎの補題が成り立つ。

補題 MK において B-stack のトップにある OR プロセスがゴール G_i を担当しているとする。そのとき、curr-goal は G_{i+1} である。

この補題は、"while fail" ループについての数学的帰納法により、容易に証明できる。レニアの証明も数学的帰納法によるが、 $G_1, \dots, G_i, \dots, G_n$ の i についての逆順で行う。

a) ベース ($i = n$)

curr-goal は G_n である。 $A\phi$ を実行すると、 G_n を達成するための OR プロセス ORP_n が生成され、起動される。 ORP_n が成功すると ORP_n が B-stack へ入る、 $A\phi$ は E_2 で中断する。つぎに再起動されると、② に行き、B-stack

から $ORP_m \in pop_up\ L$, それを再起動する。 ORP_m から解が生成される間, この同じ過程をくりかえす。ところが, もとの定理の証明中の帰納法の仮定により, ORP_m はすべての可能な解を生成する (ORP_m の深さは $2N-1$ 以下だから)。ゆえに, プログラムは, 環境 β の下で, すべての可能な解を生成する。もし ORP_m が失敗すると, それは削除され, 制御は L を行くが, そのときの B -stack の状態は, $ORP_m \in pop_up\ L$ の状態であるが, それは, もともと $ORP_m \in push$ する前の状態 α と同じである。やえに, この場合, レンマが成り立つ。

b) インタラクション・ステップ^o

$i \geq j+1$ の場合, レンマが成り立つと仮定して, $i=j$ のときにも成り立つことを示す。いま, $G_1 \wedge \dots \wedge G_{j-1}$ が達成され, 制御は, ゴール G_j の実行直前で M_K にあるものと考える。実行をつなげると, G_j のための ORP^o や ORP_j が生成され, 起動される。もしそれが成功すると, それは B -stack に push され, curr-goal が一つ進む。ここで ORP や $A\phi$ の状態は, 帰納法の仮定における状態に等しい。すなわち, $G_1 \wedge \dots \wedge G_j$ が達成され, 制御は, ゴール G_{j+1} の実行直前で M_K ある。やえに, この時点での変数環境の下

で、 $A\phi$ の以下の実行は、 $G_{j+1} \wedge \dots \wedge G_m$ のすべての可能な解を、それが再起動される毎に、一つづつ生成する。もし G_{j+1} が失敗すると、制御は \textcircled{L} に行き、B-stack の状態は、 G_{j+1} をつむ前の状態に戻る。やえに、ログラムは、つぎに ORP_j を pop up して、それを再起動する。 ORP_j が解を生成する間、 $A\phi$ は、この過程をくり返す。

ORP_j は、すべての可能な解を生成することが（定理1の帰納法の仮定から）知られており、 G_j の各解について、 $A\phi$ は $G_{j+1} \wedge \dots \wedge G_m$ の可能な解をすべて生成するので、 $A\phi$ は、 $G_j \wedge G_{j+1} \wedge \dots \wedge G_m$ の（初期環境 β の下での）すべての可能な解を生成する。最後に ORP_j が失敗すると、 $A\phi$ は ORP_j を削除し、つぎに制御が \textcircled{L} に達した時点での B-stack の状態は、 ORP_j を push する前の状態に戻っている。やえに、この場合もレニアムが成り立つことが分かる。

(4) 深さが $2N+1$ の OR プログラム（インダクションステップ）

本証明は、深さが 1 の OR プログラムの証明と本質的に変わらないので、ここで IT 省略する。

3. 2 ユニフィケーション部分

コピーによるユニフィケーションアルゴリズム [Bru80] を方角上に示す。この図で、 $X\emptyset$ は証明しようとしているゴールのパラメータ、 X は選択されたクロースのヘッドのパラメータである。 $X\emptyset(X)$ が変数であれば、親(β)のプロセスの中にその変数の値を記憶するスロット $XX\emptyset(XX)$ が必ず存在する。また、ある structure やコピーされるととき、その中に含まれる変数は、対応するスロットとリンクされ、同一の値を持つことが保証される。

このアルゴリズムで、 $X\emptyset$ を現在の環境で評価した値は γ で、このプロセス内のスロットによって構成される。また X についても同様である（証明は略す）

さらに、structure を結ぶポインタは常にプロセスから heap 又は copy stack へ向う。（しかし、copy stack 中の情報が消えるのは backtrack の時のみである。従って、プロセスが消滅しても必要な structure は消えすことなく、必ずアクセスすることができる。）（structure sharing では、他のプロセス内の情報を参照するため、determinate に成功したプロセスを消滅させると、必要な情報をアクセスすることができなくなることがある）

4. セミ・コル-4ニ・イニタフリタとの等価性

[田村 82] は、Prolog イニタフリタがセミ・コル-4ニによって記述できることを示した。本稿で与えたコル-4ニ・イニタフリタは、本質的に田村等のセミ・コル-4ニ・イニタフリタと同じである。田村等は、AND プロセスは、実はプロセスである必要がないことを示した。その記述は、さらに AND プロセスをループではなく、再帰呼び出しを用いて実現している。田村等の AND プロセスをループ表現にしたものと、我々のコル-4ニ・イニタフリタを比較したのが、Fig. 4 である。

Fig. 4 (a) は、我々のコル-4ニ・イニタフリタでの制御の流れを示している。図の中で囲んで部分は、制御を中継しているだけで、これを除くことができる。こうしたのが、Fig. 4 (b) であり、これは田村等のセミ・コル-4ニ・イニタフリタの制御の流れになっている。

我々のコル-4ニ・イニタフリタでは、制御の流れが、隣り合う AND プロセスと OR プロセス間にしかないので、理解が容易となり、検証も、その分、容易になると思われる。田村等のセミ・コル-4ニ・イニタフリタは、我々のコル-4ニ・イニタフリタの一種の改良版だと思って考えられるであろう。

5. おわりに

本論文では、コレーチニに基づく Prolog インタプリタの記述と、その正当性の証明を与えて。本インタプリタの記述に用いた PAD 表現の上で、カットの導入、決定過程における B-stack の pop up による最適化などが、容易に表現でき ([Furukawa 82])。さらに、並列インタプリタへの拡張も可能であることも、示して。

最も重要な最適化は tail recursion program で、スタックを使わずに実行するような仕組の導入であるが、それは、すぐ後で削除しても main プロセスを再利用することで達成できよう。

本研究により、Prolog インタプリタの仕組がより容易に理解され、各種の研究がさらに進むことを期待する。

参考文献

- [Bru 80] Bruynooghe M. "The Memory Management of Prolog Implementation" Logic Programming Workshop
- [Furukawa 82] Furukawa K et al. "Prolog Interpreter Based on Concurrent Programming" Prolog Conference
- [田村 82] 田村直之 神戸大修士論文




Fig.1. AND-PROCESS(GOALS)




Fig.2. OR-PROCESS(GOAL)




FIG. 3 UNIFICATION ALGORITHM USING COPY

FIG. 4 (a) RELATION BETWEEN AND-PROCESS AND OR-PROCESS




FIG. 4 (b) RELATION TO TAMURA'S COROUTINE

